ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Livros - Springer Verlag, Singapore - 9789813346444 - 8 de janeiro de 2022
Caso a capa e o título não sejam correspondentes, considere o título como correto

Vaibbhav Taraate
ASIC Design and Synthesis: RTL Design Using Verilog 2021 edition

Preço
R$ 774,90
excluindo impostos

Item sob encomenda (no estoque do fornecedor)

Espera-se estar pronto para envio 13 - 19 de nov
Presentes de Natal podem ser trocados até 31 de janeiro
Receba avisos sobre novos lançamentos de Vaibbhav Taraate

O que dizem nossos clientes:

Política de devolução de 14 dias, em conformidade com a lei europeia de proteção do consumidor
Melhor classificação na Trustpilot
Adicione à sua lista de desejos do iMusic

Ainda não avaliado

Também disponível como:

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Mídia Livros     Paperback Book   (Livro de capa flexível e brochura)
Lançado 8 de janeiro de 2022
ISBN13 9789813346444
Editoras Springer Verlag, Singapore
Páginas 330
Dimensões 150 × 220 × 10 mm   ·   494 g

Mais por Vaibbhav Taraate

Mostrar tudo

Mais da mesma editora

Ver tudo de Vaibbhav Taraate