Logic Synthesis and SOC Prototyping: RTL Design using VHDL - Vaibbhav Taraate - Livros - Springer Verlag, Singapore - 9789811513169 - 30 de janeiro de 2021

Caso a capa e o título não sejam correspondentes, considere o título como correto

Conte aos seus amigos sobre este item:

Vaibbhav Taraate
Logic Synthesis and SOC Prototyping: RTL Design using VHDL Vaibbhav Taraate 2020 edition

Name: Logic Synthesis and SOC Prototyping: RTL Design using VHDL
Price: 479.9 BRL
Availability: OutOfStock
Author: Vaibbhav Taraate

Preço

R$ 479,90

excluindo impostos

Item sob encomenda (no estoque do fornecedor)

Espera-se estar pronto para envio 13 - 19 de nov

Presentes de Natal podem ser trocados até 31 de janeiro

Receba avisos sobre novos lançamentos de Vaibbhav Taraate

O que dizem nossos clientes:

Top-vurdering på Google Reviews, baseret på tusinder af anmeldelser.

Política de devolução de 14 dias, em conformidade com a lei europeia de proteção do consumidor

Melhor classificação na Trustpilot

Adicione à sua lista de desejos do iMusic

Ainda não avaliado

Logic Synthesis and SOC Prototyping: RTL Design using VHDL

Vaibbhav Taraate

2020 edition

This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers high-level RTL design scenarios and challenges for SOC design. The book covers the Synopsys DC, PT commands, and use of them to constraint and to optimize SOC design.

251 pages, XIX, 251 p.

Mídia	Livros Paperback Book (Livro de capa flexível e brochura)
Lançado	30 de janeiro de 2021
ISBN13	9789811513169
Editoras	Springer Verlag, Singapore
Páginas	251
Dimensões	150 × 220 × 10 mm · 500 g